[صفحه اصلی ]   [Archive] [ English ]  
:: درباره انجمن مهندسی برق :: اعضای انجمن مهندسی برق شاخه خراسان :: خبرنامه علمی انجمن :: عضویت در انجمن :: تماس با انجمن ::
بخش‌های اصلی
صفحه اصلی::
اطلاعات نشریه::
آرشیو مجله و مقالات::
برای نویسندگان::
داوران::
ثبت نام در سایت::
تماس با ما::
تسهیلات پایگاه::
انجمن مهندسی برق::
آرشیو مطالب::
قوانین و مقررات سایت::
اخبار همایش::
::
تبعیت از قوانین COPE

نشریه عصر برق با احترام به قوانین اخلاق در نشریات تابع قوانین کمیتۀ اخلاق در انتشار (COPE) می باشد و از آیین نامه اجرایی قانون پیشگیری و مقابله با تقلب در آثار علمی پیروی می نماید.

برای مطالعه بیشتر در این زمینه به وبسایت http://publicationethics.org مراجعه شود

..
جستجو در پایگاه

جستجوی پیشرفته
..
دریافت اطلاعات پایگاه
نشانی پست الکترونیک خود را برای دریافت اطلاعات و اخبار پایگاه، در کادر زیر وارد کنید.
..
:: دوره 11، شماره 19 - ( 12-1403 ) ::
جلد 11 شماره 19 صفحات 12-2 برگشت به فهرست نسخه ها
بررسی استفاده از مدارات تقریبی در کاهش توان مصرفی تراشه‌ها
مجتبی فرمانی، زهرا شیر محمدی
چکیده:   (136 مشاهده)
با پیشرفت فناوری مدارات مجتمع پرتراکم و کاهش ابعاد ترانزیستورها، طراحی این مدارات دارای مشکلاتی می‌باشد. یکی از پیچیده­ترین مشکلات، بهبود کارایی و بهینه­سازی توان مصرفی این مدارات است. پیش­بینی شده است که تا سال 2025 بیشتر از 50 میلیارد دستگاه به اینترنت وصل شود. نیاز به داشتن دستگاه­هایی با توان مصرفی بهینه (طول عمر بالای باتری) باعث کند شدن روند رشد و توسعه اینترنت اشیاء شده است. تنوع کاربردها در اینترنت اشیاء ما را به سمت استفاده از سامانه بر تراشه­های(SoC) که قابلیت استفاده مجدد مناسبی دارند، سوق می­دهد. در همه کاربردها نتایج دقیق نیاز نیست و داشتن نتایج قابل قبول، کافی است. محاسبات تقریبی یک رویکرد کارآمد در طراحی برای کاربردهای خطاپذیر است که بر اساس نیازمندی­های محاسباتی، بین دقت، مساحت، تاخیر و توان مصرفی تعادل برقرار می‌کند. در ازای از دست دادن دقت، محاسبات تقریبی بهبود چشم­گیری در سرعت، توان مصرفی و مساحت به­دست می­آورد. این تکنیک را می­توان در سطوح مختلف طراحی شامل نرم افزار، معماری، پردازنده، حافظه و مدار اعمال کرد. در این مقاله، مروری بر روش‌های کاهش توان بر سطح مدارهای‌تقریبی داریم.
 
واژه‌های کلیدی: محاسبات تقریبی، مدارهای محاسباتی تقریبی، اینترنت اشیاء، سامانه بر تراشه، توان مصرفی
متن کامل [PDF 854 kb]   (67 دریافت)    
نوع مطالعه: علمی- ترویجی | موضوع مقاله: تخصصي
دریافت: 1404/3/11 | پذیرش: 1403/12/15 | انتشار: 1403/12/15
ارسال نظر درباره این مقاله
نام کاربری یا پست الکترونیک شما:

CAPTCHA


XML   English Abstract   Print


Download citation:
BibTeX | RIS | EndNote | Medlars | ProCite | Reference Manager | RefWorks
Send citation to:

Investigating the use of approximate circuits in reducing the power consumption of chips. عصر برق 2025; 11 (19) :2-12
URL: http://kiaeee.ir/article-1-436-fa.html

فرمانی مجتبی، شیر محمدی زهرا. بررسی استفاده از مدارات تقریبی در کاهش توان مصرفی تراشه‌ها. فصل نامه علمی عصر برق. 1403; 11 (19) :2-12

URL: http://kiaeee.ir/article-1-436-fa.html



بازنشر اطلاعات
Creative Commons License این مقاله تحت شرایط Creative Commons Attribution-NonCommercial 4.0 International License قابل بازنشر است.
دوره 11، شماره 19 - ( 12-1403 ) برگشت به فهرست نسخه ها
نشریه عصر برق - انجمن مهندسین برق و الکترونیک ایران - شاخه خراسان Khorasan Iranian Association of Electrical and Electronics Engineers (kiaeee)
Persian site map - English site map - Created in 0.11 seconds with 38 queries by YEKTAWEB 4710