|
بررسی استفاده از مدارات تقریبی در کاهش توان مصرفی تراشه‌ها
|
| مجتبی فرمانی، زهرا شیر محمدی |
|
|
|
چکیده: (303 مشاهده) |
با پیشرفت فناوری مدارات مجتمع پرتراکم و کاهش ابعاد ترانزیستورها، طراحی این مدارات دارای مشکلاتی می‌باشد. یکی از پیچیدهترین مشکلات، بهبود کارایی و بهینهسازی توان مصرفی این مدارات است. پیشبینی شده است که تا سال 2025 بیشتر از 50 میلیارد دستگاه به اینترنت وصل شود. نیاز به داشتن دستگاههایی با توان مصرفی بهینه (طول عمر بالای باتری) باعث کند شدن روند رشد و توسعه اینترنت اشیاء شده است. تنوع کاربردها در اینترنت اشیاء ما را به سمت استفاده از سامانه بر تراشههای(SoC) که قابلیت استفاده مجدد مناسبی دارند، سوق میدهد. در همه کاربردها نتایج دقیق نیاز نیست و داشتن نتایج قابل قبول، کافی است. محاسبات تقریبی یک رویکرد کارآمد در طراحی برای کاربردهای خطاپذیر است که بر اساس نیازمندیهای محاسباتی، بین دقت، مساحت، تاخیر و توان مصرفی تعادل برقرار می‌کند. در ازای از دست دادن دقت، محاسبات تقریبی بهبود چشمگیری در سرعت، توان مصرفی و مساحت بهدست میآورد. این تکنیک را میتوان در سطوح مختلف طراحی شامل نرم افزار، معماری، پردازنده، حافظه و مدار اعمال کرد. در این مقاله، مروری بر روش‌های کاهش توان بر سطح مدارهای‌تقریبی داریم.
|
|
| واژه‌های کلیدی: محاسبات تقریبی، مدارهای محاسباتی تقریبی، اینترنت اشیاء، سامانه بر تراشه، توان مصرفی |
|
|
متن کامل [PDF 854 kb]
(123 دریافت)
|
نوع مطالعه: علمی- ترویجی |
موضوع مقاله:
تخصصي
دریافت: 1404/3/11 | پذیرش: 1403/12/15 | انتشار: 1403/12/15
|
|
|
|
|
|
|
| ارسال نظر درباره این مقاله |
|
|
|
