

استفاده از الگوریتم خفاش به منظور کاهش محتوای هارمونیک کل در اینورتر چند سطحی

حمید رادمنش / استادیار / دانشکده مهندسی برق / دانشگاه علوم و فنون هوایی شهید ستاری تهران / hamid.radmanesh@aut.ac.ir

سید یحیی دهقانی / دانشجوی کارشناسی ارشد / دانشکده مهندسی برق / دانشگاه آزاد اسلامی واحد همدان / sydalask@gmail.com

رضا شریفی / محقق پسادکتری / دانشکده مهندسی برق / دانشگاه صنعتی امیرکبیر تهران / Reza.sharifi@aut.ac.ir

چکیده

در این مقاله از روش بهینه‌سازی جدیدی که با الهام از الگوریتم حرکت خفاش‌ها مبتنی بر انعکاس صدا آرایه شده برای پیدا کردن زوایای آتش در اینورترهای چند سطحی منبع ولتاژ به منظور کاهش مقدار اعوجاج کلی هارمونیک (THD) استفاده شده است. در روش آرایه شده زوایا باید طوری محاسبه شوند که دامنه ولتاژ فرکانس اصلی مورد نیاز را تولید نموده و در همین حال مقدار THD خروجی پایین باشد. این روش می‌تواند برای اینورتر چند سطحی همراه با هر تعداد از طبقه‌ها به کار رود. در این مقاله از نرم‌افزار MATLAB برای شبیه‌سازی اینورتر ۷ سطحی استفاده شده است و زوایای کلیدزنی بهینه به صورت آفلاین محاسبه شده و در پایان نتایج بدست آمده روی یک DSTATCOM پیاده شده است. نتایج بدست آمده با نتایج الگوریتم زنبور عسل که در یکی از مقالات معتبر آرایه شده است مقایسه شده و درستی عملکرد الگوریتم پیشنهادی را تأیید می‌کند.

کلمات کلیدی: الگوریتم خفاش، اینورترهای چند سطحی، محتوای هارمونیک کل، فرکانس اصلی

Using Bat Algorithm to Reduce Total Harmonic Distortion in Multi-Level Inverter

Hamid Radmanesh / Assistant Professor / Department of Electrical Engineering / Shahid Sattari Aeronautical University of Scienc and Technology / Tehran Iran
hamid.radmanesh@aut.ac.ir

Seyed Yahya Dehghani / MSC / Electrical Engineering Department / Islamic Azad University / Hamedan Branch / Hamedan, Iran / sydalask@gmail.com

Reza Sharifi / Post Doc Researcher / Electrical Engineering Department / Amirkabir University of Technology / Tehran, Iran / Reza.sharifi@aut.ac.ir

Abstract

Abstract: In this paper, a new optimization method is proposed that is inspired by bounce motion algorithm based on sound reflection to find the angles of fire in multi-level inverters of the voltage source to reduce the total harmonic distortion (THD). In the proposed method, the angles must be calculated so that the amplitude of the required main frequency voltage is generated and at the same time the output of the THD is low. This method can be used for multi-level inverters with any number of levels. In this paper, the 7-level inverter and optimum switching angles will be calculated as the plane and finally the results will be presented.

Keywords: Bat Algorithm, Multi-Level Inverters, Total Harmonic Content, Main Frequency

اینورترهای چند سطحی در حدود سه دهه پیش معرفی شده‌اند با این وجود باز هم موضوع بسیاری از تحقیقات و مقالات است و این تحقیقات گسترده، سبب به وجود آمدن ساختارها و کاربردهای متفاوتی برای آن‌ها شده است.

برای نخستین بار مفهوم اینورترهای چند سطحی با اینورتر سه سطحی آغاز شد، به مرور زمان چند ساختار در مورد آن مورد بررسی قرار گرفت و گسترش یافت. مفهوم ابتدایی یک اینورتر چند سطحی، استفاده از چند کلید نیمه‌هادی به صورت سری است که ولتاژ DC بین آن‌ها تقسیم می‌شود و از این رو سهم هر کلید سطح ولتاژ به نسبت پایین است. ولتاژ DC مورد نظر را می‌توان توسط باتری، خازن، توربین‌های بادی و مزارع خورشیدی که آن‌ها نیز به صورت سری قرار دارند، تأمین نمود. به این سبب ولتاژ خروجی اینورتر که ناشی از کلیدزنی نیمه‌هادی‌ها است دارای سطح ولتاژ بالایی خواهد بود در حالی که کلیدها دارای ولتاژ منبع DC متصل به آن‌ها می‌باشند. بنابراین اینورترهای چند سطحی مشکل سطح ولتاژ بالا را حل می‌کنند.

مبدل‌های چند سطحی علاقه فراوانی را در سال‌های اخیر به خود جذب کرده‌اند و برای چندین کاربرد توان و ولتاژ بالا مانند محرکه‌های الکتریکی [۱-۲]، انرژی‌های تجدیدپذیر [۳] و جبران‌سازها [۴-۵] مطالعه شدند.

با افزایش تعداد سطوح ولتاژ در یک ساختار داده شده، شکل موج به سینوسی نزدیک‌تر و هارمونیک کمتری خواهد داشت [۶]. فرکانس کلیدزنی کم برابر با فرکانس مؤلفه اصلی مدار باعث کاهش تلفات و افزایش بازده می‌شود. به‌خاطر کاهش فشار ولتاژ روی هر طبقه (کاهش dv/dt)، مشکلات سازگاری مغناطیسی که در محرکه‌های الکتریکی سبب بروز خرابی‌های زیادی می‌شود برطرف می‌شود [۷]. به‌علت تقسیم ولتاژ روی طبقات اینورتر چند سطحی، حذف ترانس ممکن می‌شود [۸]. ساختارهای اصلی اینورتر چند سطحی عبارت‌اند از اینورتر چند سطحی دیود مهار شده [۹]، اینورتر چند سطحی خازن شناور و اینورتر چند سطحی طبقه‌ای با منابع DC مجزا [۱۰].

از مهم‌ترین ساختارهای اینورترهای چند سطحی می‌توان به دیود کلمپ شده، خازن کلمپ شده یا خازن معلق و اینورتر با اینورتر پل H سری یا منابع DC مجزا اشاره نمود. اینورتر چند سطحی دیود مهار شده دارای دیودهای اضافی است. این‌ها نه تنها قیمت را افزایش می‌دهند بلکه باعث مشکلات بسته‌بندی و ایجاد اندوکتانس‌های پارازیتی می‌شوند. بنابراین تعداد سطوح ولتاژ آن‌ها ممکن است به ۷ یا ۹ محدود شود. از طرف دیگر اینورتر چند سطحی خازن شناور دارای خازن‌های شناور اضافی و هزینه بالا است. به‌علاوه کنترل بسیار پیچیده است و فرکانس کلیدزنی زیادی نیاز است تا ولتاژ هر خازن متعادل شود. ساختار سوم، مشکلات گفته شده را حل می‌کند. نیاز به دیودها و خازن‌های اضافی از بین می‌رود. همچنین ویژگی‌های زیر نیز قابل بیان هستند:


- ۱- بسیار مناسب برای کاربردهای توان و ولتاژ بالا است
 - ۲- هر کلید فقط یک‌بار در دوره روشن و خاموش می‌شود و یک‌شکل موج پله‌ای را تولید می‌کند که با افزایش تعداد سطوح به شکل سینوسی شبیه می‌شود.
 - ۳- بسته‌بندی به‌خاطر سادگی ساختار و تعداد مؤلفه‌های کم آسان است [۱۱].
- برای کلیدزنی اینورترهای چند سطحی، معمولاً از ۴ نوع کلیدزنی

استفاده می‌شود که عبارت‌اند از مدولاسیون پهنای پالس سینوسی (SPWM)، مدولاسیون پهنای پالس هارمونیک انتخابی حذف شده (SHEPWM)، تکنیک شکل موج پله‌ای با هارمونیک بهینه شده (OHSW) [۱۲] و تکنیک مدولاسیون بردار فضایی (SVPWM) [۱۳]. از بین این کلیدزنی‌ها SPWM و SVPWM دارای فرکانس کلیدزنی بالاتری هستند و در نتیجه تلفات کلیدزنی بالا می‌رود. دو روش دیگر فرکانس کلیدزنی پایین‌تری دارند و می‌توان با آن‌ها هارمونیک‌های دلخواهی را حذف کرد. [۱۴] با روش SHEPWM نسبت به OHSW می‌توان هارمونیک‌های بیشتری را حذف کرد اما افزایش فرکانس کلیدزنی و تلفات را نسبت به OHSW به دنبال خواهد داشت. در حقیقت OHSW نوعی از کلیدزنی SHEPWM محسوب می‌شود. برای یافتن زوایای کلید زنی در SHEPWM روش‌های مختلفی پیشنهاد شده است. در کل این روش‌ها به دو قسم تقسیم می‌شود: نخست روش‌های کلاسیک حل عددی و دوم روش‌های اکتشافی [۱۴]: روش‌های نخست که مبتنی بر حل عددی هستند، همچون نیوتون-رافسون [۱۵]، گاوس - نیوتون [۱۶] و تئوری Resaltant [۱۷-۱۸] و... می‌باشند که هر کدام دارای معایبی برای حل مسایل SHEPWM می‌باشند و در مرجع [۱۴] بررسی شده‌اند. روش‌های دوم که مبتنی بر بهینه‌سازی یک تابع هدف است، شامل روش‌هایی چون الگوریتم ژنتیک [۱۸]، الگوریتم اجتماع ذرات (PSO) [۱۴]، الگوریتم قورباغه [۱۷]، الگوریتم زنبور عسل [۱۸] و... می‌باشند. روش جستجوی هارمونی (HS) یکی از روش‌های اکتشافی بر پایه کوک کردن ساز نوازندگان است و دارای مزایایی از قبیل شرایط ریاضی کمتر و سرعت زیاد است [۱۹]. این الگوریتم در اینورترهای چند سطحی برای کلید زنی OHSW به‌کاربرده شده است و قابلیت‌های خود را در حل این‌گونه مسایل نشان داده است [۲۰]. الگوریتم‌های حل ابتکاری و هوشمند مساله، که به نظر می‌آید حل مساله بر اساس الگوریتم ژنتیک و یا بر اساس الگوریتم ازدحام ذرات نتایج بهتری را به دنبال داشته باشد [۲۱-۲۲] اما در این پروژه نیز به‌خاطر مزایای الگوریتم خفاش، از آن برای حل مسایل هارمونیک استفاده شده و نتایج آن با ژنتیک الگوریتم به‌عنوان مرسوم‌ترین روش اکتشافی مقایسه شده است.

در روش SHEPWM هدف آن است که تا آنجا که ممکن است دامنه هارمونیک‌ها برابر با صفر شود و در صورتی که امکان حل معادلات موجود نباشد هارمونیک‌ها تا حد ممکن کمینه شوند. در این روش می‌توان با n معادله تعداد $n-1$ هارمونیک از مرتبه‌های پایین را صفر کرد. برای هر M خاص می‌توان از هارمونیک ۵ شروع کرده (هارمونیک ۳ و مضارب آن در سیستم سه فاز حذف می‌شوند) و تا حد ممکن هارمونیک‌های بالاتر را حذف کرد

چندین راه برای تعریف یک مساله SHEPWM وجود دارد که در شکل (۱) کلاس‌بندی آن نشان داده شده است [۲۳].

روشی که در این مقاله ارائه می‌شود بر پایه بهینه‌سازی و روش کمینه نمودن MTHD است. در این استراتژی هدف ایجاد تابع هدفی است که به دنبال کمینه نمودن THD در عوض حذف کامل آن‌ها است و همچنین مؤلفه اصلی فرکانس باید در مقدار مورد نیاز کنترل شود. در این روش تعداد هارمونیک‌هایی مورد نظر محدودیتی مانند روش‌های دیگر که برابر با تعداد زوایای کلیدزنی است، ندارد. پس می‌توان گفت هدف در این مقاله محاسبه زوایای آتش به‌نحوی که دامنه ولتاژ، فرکانس اصلی مورد نیاز را تولید کرده و در عین حال تا جای ممکن مقدار اعوجاج هارمونیک کلی ولتاژ خروجی پایین باشد.



شکل ۱: تقسیم‌بندی تکنیک‌های SHEPWM

آن‌ها دارای ولتاژهای متفاوتی است برای کاهش اعوجاج هارمونیک کل استفاده شده است.


مرجع [۳۱] از الگوریتم زنبورعسل برای کاهش اعوجاج هارمونیک کل استفاده نموده است. در مرجع [۳۲] از الگوریتم رقابت استعماری برای پیدا نمودن زوایای کلیدزنی به‌منظور حذف هارمونیک‌های مرتبه پایین استفاده نموده است.

در مراجع [۳۳] و [۳۴] از الگوریتم قورباغه برای حذف هارمونیک‌های منتخب با ارایه استراتژی جدیدی پرداخته است. در مرجع [۳۵] در یک اینورتر سیزده سطحی از الگوریتم BBO/DS به‌منظور کاهش هارمونیک‌ها استفاده نموده است.

در مرجع [۳۶-۳۷] از الگوریتم جدیدی به نام الگوریتم خفاش استفاده شده است در مرجع [۳۸] از این الگوریتم به‌منظور حذف هارمونیک‌های انتخابی در اینورترهای چند سطحی که دارای منابع ولتاژ DC ورودی با اندازه‌های مختلف هستند استفاده شده است. در این مقاله از این الگوریتم به‌منظور کاهش اعوجاج هارمونیک کل در یک اینورتر هفت استفاده شده است. در این مقاله از روش کمیته‌سازی مقدار اعوجاج کلی هارمونیک (MTHD) ولتاژ خروجی اینورتر به‌منظور کاهش هارمونیک در یک اینورتر هفت سطحی

مشکلی که در استفاده از تکنیک‌های SHEPWM وجود دارد این است که این روش نیاز به حل یک سری معادلات غیرخطی دارد. برای حل این معادلات از روش‌های مختلفی استفاده شده است که دارای مزایا و معایب خاص خود می‌باشند. به‌طور کلی می‌توان روش‌های حل این دسته از مسایل را در شکل (۲) مشاهده نمود: با مرور مقالاتی که در این زمینه انجام شده نشان می‌دهد که استفاده از الگوریتم‌های ابتکاری برای حل معادلات پیچیده‌ای رو به افزایش بوده است [۲۴].

در مرجع [۲۵]، از الگوریتمی به نام Colonial Competitive برای کاهش هارمونیک در الگوریتم‌های چند سطحی استفاده نموده است. در مرجع [۲۶] برای حذف هارمونیک‌های منتخب از الگوریتمی به نام memetic استفاده نموده است همچنین در مقاله [۲۷] نیز از الگوریتم bacterial foraging به‌منظور حذف هارمونیک‌های منتخب استفاده نموده است. در مرجع [۲۸] از الگوریتمی به نام Parallel به‌منظور کاهش هارمونیک در اینورترهای چند سطحی استفاده نموده است. در مرجع [۲۹]، در یک اینورتر سه سطحی از الگوریتم ژنتیک به‌منظور حذف هارمونیک‌های منتخب استفاده نموده است. در مراجع [۳۰] از الگوریتم PSO در یک اینورتر چند سطحی که منابع DC ورودی



شکل ۲: روش‌های حل مسایل تکنیک‌های SHEPWM

استفاده می‌شود.

با حل رابطه (۱) آنالیز سری فوریه بدست می‌آید:

$$V_n = \begin{cases} \frac{2\sqrt{2}}{n\pi} (\cos(n\alpha_1) + \cos(n\alpha_2) + \cos(n\alpha_3)) & \text{for odd } n \\ 0 & \text{for even } n \end{cases} \quad (2)$$

که مقدار بیشینه رابطه (۲) برابر است با وقتی که تمامی زوایای کلید زنی مساوی صفر باشد:

$$V_1(\max) = \frac{6\sqrt{2}}{\pi} V_{dc} \quad (3)$$

که مقدار نرمالیزه رابطه (۴) بر اساس این مقدار:

$$V_n^{pu} = \frac{V_n}{V_1(\max)} \\ = \frac{1}{3n} (\cos(n\alpha_1) + \cos(n\alpha_2) + \cos(n\alpha_3)) \quad (4)$$

مقدار RMS موج شکل (۱) را محاسبه می‌نماییم:

$$V_{rms} = \sqrt{\frac{2}{\pi} \int_0^{\frac{\pi}{2}} v^2 d\omega t} = \quad (5)$$

$$V_{dc} \sqrt{\frac{2}{\pi} ((\alpha_2 - \alpha_1) + 4(\alpha_3 - \alpha_2) + 9(\frac{\pi}{2} - \alpha_3))}$$

که اگر این رابطه را نرمالیزه نماییم، خواهیم داشت:

$$V_{rms} = \sqrt{\frac{\pi}{36} ((\alpha_2 - \alpha_1) + 4(\alpha_3 - \alpha_2) + 9(\frac{\pi}{2} - \alpha_3))} \quad (6)$$

در ادامه شاخصی تحت عنوان شاخص مدولاسیون تعریف می‌شود:

$$M = \frac{V_1}{12V_{dc}/\pi} \quad (7)$$

که M مقداری بین صفر تا یک اختیار می‌نماید. در صورتی که الگوریتم را به معادلات به ازای شاخص مدولاسیون‌های بین صفر تا یک اعمال کنیم، مقدار تابع هدف، درصد هارمونیک‌ها به مؤلفه اصلی، مقدار THD و زوایای جواب که در آن‌ها تابع هدف کمتر از ۰٫۱ شده است. با توجه به روابط ارائه شده در [۲۰]، مقدار THD ولتاژ فاز برابر با رابطه زیر خواهد بود:

$$THD = \frac{\sqrt{\sum_{n=1}^{\infty} V_n^2}}{V_1} = \sqrt{\left[\frac{V}{V_1}\right]^2 - 1} \quad (8)$$



با جایگذاری مقادیر معادل V_1 و V_2 مبتنی بر تحلیل فوریه در عبارت فوق خواهیم داشت:

۲- اینورترهای چند سطحی

این اینورترها از ترکیب سری اینورترهای تمام پل با منابع مجزای DC تشکیل شده‌اند. شکل موج خروجی آن‌ها، حاصل جمع شکل موج‌های حاصل از هر اینورتر تمام پل خواهد شد. شکل (۲) ساختار اینورتر پل H سری را نشان می‌دهد [۳۱].

در این روش، به ازای هر طبقه، یک پارامتر θ_i مربوط به زاویه کلیدزنی آن طبقه وجود دارد. در این روش می‌توان با توجه به روابط موجود با انتخاب صحیح این زوایای کلید موجب کاهش محتوای هارمونیک کل THD شد.

هر کدام از این طبقات از یک منبع ولتاژ ایزوله به منظور تولید ولتاژ خروجی خود استفاده می‌کند. ولتاژ خروجی حاصل جمع تمام خروجی‌های ولتاژ است. هر کدام از طبقات قادر به تولید سه سطح ولتاژ $V_{dc}+$ ، V_{dc} و $V_{dc}-$ است که به خوبی در شکل (۳) نشان داده شده است.



شکل ۳: اینورتر هفت سطحی با شکل موج‌های خروجی

برای موج خروجی شکل (۳) می‌توان سری فوریه آن را به صورت زیر نوشت:

$$V_{phase}^{\omega t} = \sum_{n=1}^{\infty} V_n \sin(n\omega t) \quad (1)$$

$$THD = \sqrt{\left[\frac{\pi}{4} \frac{(\alpha_2 - \alpha_1) + 4(\alpha_3 - \alpha_2) + 9\left(\frac{\pi}{2} - \alpha_3\right)}{(\cos \alpha_1 + \cos \alpha_2 + \cos \alpha_3)^2} \right]^2} - 1 \quad (9)$$

بیشتر اوقات از سیگنال‌ها با فرکانس ثابت برای انعکاس صدا در محیط استفاده می‌کنند. پهنای باند سیگنال‌های آن‌ها متفاوت است و به گونه آن‌ها نیز بستگی دارد و بیشتر در صورت استفاده از هارمونی‌های بیشتر افزایش می‌یابد [۳۹].

اگر ما برخی از ویژگی‌های مکان‌یابی خفاش‌های کوچک را به صورت ایده‌آل شناسایی کنیم، می‌توانیم الگوریتم‌های متفاوتی که برگرفته از خفاش است را ارائه دهیم. اکنون ما به‌سادگی از قواعد مشخص شده و تقریبی استفاده می‌کنیم:

۱- تمام خفاش‌ها از مکان‌یاب برای جهت و مسافت استفاده می‌کنند و همچنین تقریباً تفاوت بین طعمه و غذا و موانع دیگر را می‌دانند.
۲- خفاش‌ها به‌طور تصادفی، با سرعت v_i در موقعیت x_i با یک فرکانس ثابت f_{\min} و طول موج‌های مختلف λ و بلندی صدا A_0 به دنبال طعمه پرواز می‌کنند. آن‌ها به‌طور خودکار می‌توانند طول موج یا پالس ساطع‌شده از خود را وقتی که $r \in [0, 1]$ با توجه به نزدیکی به هدف تنظیم کنند.

۳- اگرچه بلندی صدا می‌تواند در بسیاری روش‌ها متفاوت باشد، ما فرض می‌کنیم که بلندی صوت از R_0 تا R_{\min} متغیر است.

طبق قوانین بیان‌شده، مکان x_i^t و سرعت v_i^t برای هر خفاش مجازی i در تکرار t و همچنین فرکانس f_i به‌صورت زیر محاسبه می‌شود.

که در آن $\beta \in [0, 1]$ یک بردار تصادفی با توزیع یکنواخت است و x^* بهترین مکان فعلی است که در تکرار پس از مقایسه با موقعیت خفاش‌های مجازی انتخاب می‌شود. معمولاً فرکانس $f_{\min} = 0$ و $f_{\max} = 100$ در نظر می‌گیرند. در هر تکرار، در جستجوی محلی یکی از جواب‌ها به‌عنوان بهترین جواب‌ها انتخاب‌شده و موقعیت جدید هر خفاش به‌طور محلی با گام تصادفی به‌صورت زیر به‌روز می‌شود.

$$f_i = f_{\min} + (f_{\max} - f_{\min})\beta \quad (12)$$

$$v_i^t = v_i^{t-1} + (x_i^t - x^*) \quad (13)$$

$$x_i^t = x_i^{t-1} + v_i^t \quad (14)$$

که در آن $\mathcal{E} \in [-1, 1]$ یک عدد تصادفی بوده و $A_i^t = \langle A_i^t \rangle$ میانگین بلندی صدای خفاش‌ها در تکرار t است. همچنین بلندی صدای A_i^t و نرخ پالس ارسالی r در هر تکرار به‌صورت زیر به‌روز می‌شود:

$$x_{new} = x_{old} + \mathcal{E} A^t \quad (15)$$

که در آن α و γ مقدار ثابت می‌باشند و برای هر $0 < \alpha < 1$ و $r > 0$ وقتی t به سمت بی‌نهایت می‌رود، خواهیم داشت [۲۰]:

$$A^t = \alpha A_i^t, r_i^{t+1} = r_i^* [1 - \exp(-\gamma t)] \quad (16)$$

با توجه به توضیحات ارائه شده در مورد الگوریتم خفاش، می‌توان روال انجام محاسبات را به‌صورت زیر خلاصه نمود.

- ۱- جمعیت اولیه خفاش‌ها را $x_i, i = 1, \dots, n$ ایجاد کنید.
- ۲- به ازای $i = 1, \dots, n$ سرعت v_i فرکانس f_i در x_i نرخ پالس r_i و بلندی صدای A_i را ایجاد کنید.
- ۳- قرار دهید $t = 1$.
- ۴- موقعیت‌ها را مقایسه کرده و جواب بهینه را بیابید.

رابطه بالا نشان‌دهنده مقدار THD با توجه به زوایای کلید زنی α_1 و α_2 در یک اینورتر هفت سطحی است که از مرجع [۱۶] نتیجه شده است.

روش MTHD می‌تواند برای حداقل کردن مقدار اعوجاج هارمونیکی کلی ولتاژ خروجی یک اینورتر هفت سطحی در نظر گرفته استفاده شود. در اینجا باید زوایای کلیدزنی طوری محاسبه شوند که اولاً دامنه ولتاژ فرکانس اصلی مورد نیاز را تولید کرده و درعین حال محتوای هارمونیکی کل تا جای ممکن کاهش یابد.

تابع هدف همان‌گونه که در رابطه (۱۰) نیز مشخص است دارای دو ترم است ترم اول، به‌منظور قرار دادن دامنه ولتاژ فرکانس اصلی موردنیاز در مقدار مطلوب است. در صورت فقدان این ترم اگر تابع هدف تنها شامل THD باشد ممکن است که مقدار THD که توسط الگوریتم محاسبه شده کم باشد اما مقدار V_1 از مقدار مطلوب دور می‌شود که مطلوب نیست.

۲-۱- تشکیل تابع هدف

در این مرحله تابع هدف به‌منظور مینیمم کردن THD و قرار دادن مقدار مؤلفه اصلی برابر با مقدار مناسب تعیین می‌شود:

$$\text{Objective Function : } \min \left\{ \left| v_1^* - v_1^{pu} \right| + THD \right\} \quad (10)$$

که در آن v_1^* مقدار ولتاژ مطلوب برای مؤلفه اصلی است و v_1^{pu} به‌صورت زیر از قرار دادن $n=1$ در رابطه به دست می‌آید:

$$v_1^{pu} = \frac{1}{3} (\cos \alpha_1 + \cos \alpha_2 + \cos \alpha_3) \quad (11)$$

مقدار $\left| v_1^* - v_1^{pu} \right|$ در تابع هدف، مقدار جریمه است، این کار به سبب آن است که اگر تابع هدف تنها شامل THD باشد ممکن است که THD بسیار کم شود اما مقدار V_1 از مقدار مطلوب دور می‌شود که اصلاً خوشایند نیست. در مقالات مختلف توابع جریمه‌های مختلفی تعریف شده است که در اینجا برای آن که حساسیت تابع هدف به این جریمه بیشتر شود مقدار جریمه را ده برابر می‌کنیم، از این‌رو رابطه (۱۱) به‌صورت زیر بازنویسی می‌شود:


$$\text{Objective Function : } \min \left\{ 10 \left| v_1^* - v_1^{pu} \right| + THD \right\}$$

البته در تابع هدف تعریف شده در اینجا و فایل‌های برنامه‌نویسی تفاوتی وجود دارد که مربوط به حفظ قید ترتیب اندازه زوایای کلیدزنی است که این تفاوت با $\forall t$ نشان داده شده است.

۳- الگوریتم خفاش

خفاش‌ها جانوران شگفت‌انگیزی هستند. خفاش‌ها از توانایی انعکاس صدا برخوردارند و هر کدام بسته به شرایط از درجه خاصی برای انعکاس صدا استفاده می‌کنند. خفاش‌ها صداهای بلند تولید می‌کنند و به انعکاس آن در اطراف گوش می‌دهند. پالس صدای آن‌ها بسته به شرایط متفاوت است و می‌تواند با نوع گونه و استراتژی شکار نیز در ارتباط باشد. بسیاری از خفاش‌ها از سیگنال‌های متناسب و اندازه با آنچه از جای دیگر دریافت می‌کنند، استفاده می‌کنند. درحالی‌که


فرکانس اصلی تغییر خاصی نکرده است. همچنین از مرجع [۳۱] آورده شده است که روند تغییرات زوایای کلید زنی مشابه با این مقاله است که به خوبی صحت نتایج را نشان می‌دهد. همچنین تغییر زوایای کلید زنی نسبت به تغییرات مدولاسیون در شکل (۷) نشان داده شده است.



شکل ۵: نمایش زوایای کلیدزنی بهینه (محور عمودی) به ازای ضرایب مدولاسیون مختلف (محور افقی)

جدول ۱: نتایج حاصله از الگوریتم خفاش به ازای ضرایب مدولاسیون مختلف برای اینورتر هفت سطحی

M	V_1^{pu}	$ V_1^* - V_1^{pu} $ %	α_1	2α	α_3	THD%
۰.۱	۰.۱۰۰۵	۰.۰۵	۷۲.۴۵	۹۰	۹۰	۱۲۸.۲۸
۰.۲	۰.۲۰۰۰۹	۰.۰۰۹	۵۳.۱۱	۹۰	۹۰	۶۳.۵۰
۰.۳	۰.۳۰۰۰۸	۰.۰۰۸	۲۵.۸۱	۹۰	۹۰	۲۹.۲۷
۰.۴	۰.۴۰۰۰۶	۰.۰۰۶	۱۹.۳۷	۷۵.۱۲	۹۰	۳۱.۱۳
۰.۵	۰.۵۰۰۰۹	۰.۰۰۹	۱۷.۱۰	۵۷.۰۱	۹۰	۲۱.۶۰
۰.۶	۰.۶۰۰۰۶	۰.۰۰۶	۱۱.۵۲	۳۶.۷۱	۸۸.۹۳	۱۷.۵۵
۰.۷	۰.۷۰۰۰۷	۰.۰۰۷	۱۰.۵۲	۳۴.۷	۷۲.۸۵	۱۷.۰۴
۰.۸	۰.۸۰۰۰۵	۰.۰۰۵	۹.۶۴	۳۰.۳۷	۵۶.۵۳	۱۲.۲۸
۰.۹	۰.۹۰۰۰۰	۰	۷.۲۹	۲۲.۰۱	۳۸.۶۵	۱۴.۷۷
۱	۰.۹۹۶۲۹	۰.۳۷	۱.۴۴	۴.۳۳	۷.۲۳	۴۰.۶۵



شکل ۶: تغییرات V_1^{pu} (محور عمودی) نسبت به تغییرات مدولاسیون (محور افقی) در اینورتر هفت سطحی


۵- موقعیت‌های جدید موقتی با تنظیم فرکانس و به‌روز کردن سرعت همه خفاش‌ها ایجاد کنید. (معادلات ۱۴-۱۲)
۶- اگر $rand > r_i$ آنگاه یک جواب در میان بهترین جواب‌ها با گام تصادفی انتخاب کرده و با استفاده از معادله (۱۵) یک جواب محلی در اطراف بهترین جواب انتخاب شده ایجاد کنید.
۷- یک جواب جدید با پرواز تصادفی تولید کنید.
۸- اگر $rand < A_i$ و $f(x_i) < f(x^*)$ آنگاه جواب‌های جدید را بپذیرید و طبق معادله (۱۷)، r_i را افزایش و A_i را کاهش دهید.
۹- خفاش‌ها را مرتب کرده و بهترین جواب x^* را پیدا کنید.
۱۰- اگر t به ماکزیمم مقدار خود رسید، الگوریتم را متوقف کرده در غیر این صورت قرار دهید $t = t + 1$ و به مرحله ۴ بروید.

۴- شبیه‌سازی

همان‌طور که پیش‌تر نشان داده شد در این مقاله از استراتژی خاصی برای پیدا نمودن زوایای کلیدزنی در اینورترهای چند سطحی استفاده شد. در این قسمت کد شبیه‌سازی برای مینیمم کردن تابع هدف معرفی شده در بخش (۲) با استفاده از الگوریتم خفاش انجام شده است. با استفاده از برنامه ارایه شده، نتایج جدول (۱) بدست می‌آید. با تغییر ضریب مدولاسیون M از مقدار اولیه ۰.۱ و گام ۰.۱ تا مقدار نهایی ۱، مقادیر α_1 و 2α و 3α محاسبه شده توسط الگوریتم، در همین جدول نمایش داده شده است.

نتایج بدست آمده از این جدول برای درک بهتر در شکل (۴) تا (۶) نشان داده شده است. شکل (۳) تغییرات THD نسبت به تغییرات مدولاسیون در اینورتر هفت سطحی نشان می‌دهد و همان‌طور که مشاهده می‌شود مقدار THD به ازای ضرایب مدولاسیون بالاتر به‌صورت عمومی کاهش می‌یابد. در شکل (۵) مقادیر زوایای کلیدزنی بهینه به ازای مقادیر مختلف ضریب مدولاسیون که به‌وسیله الگوریتم پیشنهادی محاسبه شده، نشان داده شده است.

در شکل (۶) مقدار مؤلفه اصلی بدست آمده در مقابل مقادیر ضرایب مختلف مدولاسیون اعمال شده، نشان داده شده است. تغییرات V_1^{pu} نسبت به تغییرات مدولاسیون به‌صورت یک خط با شیب $m=1$ است که این هدف ترم اول تابع هدف یعنی $|V_1^* - V_1^{pu}|$ را برآورده کرده، که این خود باز دلیلی دیگر بر کارآمدی این الگوریتم است.




شکل ۴: تغییرات THD نسبت به تغییرات مدولاسیون (محور افقی) در اینورتر هفت سطحی

برای اینکه صحت نتایج اعتبارسنجی شود، نتایج با مراجع [۳۱] مقایسه شده که در یکی از معتبرترین ژورنال‌ها IEEE در سال ۲۰۱۲ به چاپ رسیده است، با مراجعه به این مرجع و مقایسه نتایج که در جدول (۲) آمده، به‌خوبی صحت روش ارایه شده در این مقاله اثبات می‌شود. همان‌طور که در جدول مشخص است مقدار THD از مقدار ۱۲.۵۴٪ در مرجع [۳۱] به مقدار ۱۲.۲۸٪ در این مقاله رسیده است. اما میزان ولتاژ

جدول ۲: جدول ۵-۲ مقایسه عملکرد الگوریتم خفایش در کاهش THD نسبت به مرجع [۳۱]

ضریب مدولاسیون	مقایسه	α_1	α_2	α_3	THD	V_1^{pu}
۰.۸	خفایش	۹.۶۴	۲۰.۲۷	۵۶.۵۳	۲۸۱۶۵/۱۲	۰.۸۰۰۰۵۳
	مرجع [۳۱]	۱۱.۵۰	۲۸.۷۱	۵۷.۱۰	۱۲.۵۴	۰.۸۰۰۰۵۴



شکل ۷: تغییرات زوایای کلید زنی نسبت به تغییرات مدولاسیون

MATLAB/Simulink انجام شد و قسمت‌های مختلف سیستم در این محیط مدل شدند. در این محیط به بررسی هارمونیک‌های شکل موج ولتاژ فاز و خط و جریان خط در حالات مختلف تزریق توان راکتیو پرداخته می‌شود. به منظور یافتن شکل موج‌های ایده آل، سوییچ‌ها ایده آل فرض می‌شوند ولی تلفات کلیدزنی به صورت مقاومتی سری با اندوکتانس کوپلینگ در نظر گرفته شده است. در سیستم کلیدزنی مقادیر مرجع لازم که توسط کنترلر تولید می‌شوند به سیگنال‌های کلیدزنی (Si) تبدیل می‌شوند. در این سیستم ابتدا باید سیگنال‌های مرجع به ضریب مدولاسیون (M) و فاز (δ) تبدیل شوند، سپس از روی ضریب مدولاسیون زوایای کلیدزنی یافته شوند و این زوایا با δ جمع شده و سیگنال‌های کلیدزنی را می‌سازند.

برای شبیه‌سازی حالت دائم سیستم، ۲ حالت کاری برای DSTATCOM در نظر گرفته می‌شود. اولین حالت تزریق ۵۰۰۰ وار (حالت کاپاسیتیو) و دومین حالت کشیدن ۵۰۰۰ وار از شبکه (حالت اندوکتیو) است.

در حالت کاپاسیتیو هدف تزریق پنج کیلووار به شبکه است. شکل (۸) شکل موج ولتاژ فازهای خروجی اینورتر را نشان می‌دهد. شکل‌ها دارای ۶ زاویه کلیدزنی در هر ربع سیکل هستند. علاوه بر آن شکل‌ها دارای اندکی اعوجاج در سطوح هستند. این به خاطر خاصیت ذاتی DSTATCOM است که خازن طرف DC در ربع سیکل شارژ و در ربع سیکل بعدی دشارژ می‌شود و یک نوع تحذب در سطوح DC در حالت خازنی DSTATCOM ایجاد می‌کند.

در حالت اندوکتیو هدف جذب پنج کیلو وار از شبکه است. شکل (۹) شکل موج ولتاژهای فازهای خروجی اینورتر را نشان می‌دهد. شکل‌ها همانند حالت قبل دارای ۶ زاویه کلید زنی در هر ربع سیکل و اندکی اعوجاج در سطوح هستند. همان‌طور که گفته شد، این به خاطر خاصیت ذاتی DSTATCOM است که خازن طرف DC در ربع سیکل شارژ و در ربع سیکل بعدی دشارژ می‌شود و یک نوع تقعر در سطوح DC در حالت خازنی DSTATCOM ایجاد می‌کند. تفاوت در حالت به خاطر اختلاف فاز جریان‌ها در دو حالت کاپاسیتیو و اندوکتیو است. در حالت کاپاسیتیو در ربع سیکل اول خازن شارژ و در ربع سیکل بعدی دشارژ می‌شود، اما در حالت اندوکتیو خازن در ربع سیکل اول شارژ و در ربع سیکل دوم شارژ می‌شود.

۵- نتیجه‌گیری

این مقاله روش جدیدی برای پیدا کردن زوایای آتش در مبدل‌های چند سطحی منبع ولتاژ، به منظور حذف هارمونیک‌های مشخص شده و کاهش مقدار اعوجاج کلی هارمونیک (THD) ولتاژ خروجی مبدل، با استفاده از روش بهینه‌سازی جدیدی که با الهام از الگوریتم حرکت خفاش‌ها مبتنی بر انعکاس صدا ارایه شده معرفی می‌کند. همان‌طور که از نتایج مشخص است زوایای به دست آمده از الگوریتم ارایه شده به خوبی مقدار THD را کاهش داده است و همچنین مؤلفه اصلی ولتاژ را در مقدار دلخواه تنظیم نموده است که این نشان‌دهنده کارایی و قدرت این الگوریتم است.

۶- مراجع

- [1] Carrasco J.M. Franquelo L.G. Bialasiewicz J.T. Galvan E. PortilloGuisado R.C. Prats M.A.M. Leon J.I. Moreno-Alfonso N. "Power-electronic systems for the grid integration of renewable energy sources: a survey" IEEE Transaction on Industrial Electronics, Volume 53, June 2006 Page(s):1002 – 1016
- [2] Shukla A. Ghosh A. Joshi A. "State feedback control of multilevel inverters for DSTATCOM applications" IEEE Transactions on Power



در محاسبه ریپل کافی است برای یک فاز بر اساس جریان فاز ورودی مقدار ریپل محاسبه گردد. همچنین فرض می‌شود جریان به صورت سینوسی با بیشترین مقدار خود و بدون هارمونیک و با زاویه ۹۰ درجه پس فاز یا پیش فاز است. علاوه بر آن فرض می‌شود که خازن همواره در مدار است و جریان سینوسی همواره در حال عبور از خازن است در حقیقت بدترین حالت ممکن برای نوسان ولتاژ خازن در نظر گرفته شده است.

جدول (۳) حذف هارمونیک را برای دو الگوریتم و برای اجرای یک‌بار و ده بار الگوریتم‌ها نشان می‌دهد. توجه کنید که در اجرای ده‌باره، در نهایت بهترین جواب‌ها انتخاب می‌شوند. همان‌طور که در جدول (۳) نشان داده شده است، احتمال رسیدن به جواب با الگوریتم خفاش کمی بهتر از ژنتیک است و همچنین افزایش تعداد اجرای الگوریتم تأثیر فراوانی در هر دو الگوریتم ندارد.



جدول ۳: حذف هارمونیک برحسب درصد برای اجرای یک‌بار و ده‌بار دو الگوریتم خفاش و ژنتیک

نوع شکل موج	اجرای یک‌بار		اجرای ده بار	
	ژنتیک	خفاش	ژنتیک	خفاش
حذف هارمونیک ۵	۶۷	۶۷	۶۷	۶۷
حذف هارمونیک ۵، ۷ و ۱۱	۴۰	۳۹	۴۱	۴۲
حذف هارمونیک ۵، ۷ و ۱۱ (حالت دوم)	۱۷	۲۴	۲۱	۲۴
حذف هارمونیک ۵، ۷، ۱۱ و ۱۳	۱۶	۱۸	۱۸	۲۰
حذف هارمونیک ۵، ۷، ۱۱، ۱۳ و ۱۷	۳۱	۳۲	۳۱	۳۲

بهت استخراچ نتایج مورد بررسی در این مقاله، یک سیستم DSTATCOM برای تزریق پنج کیلو وار به یک شبکه توزیع ۳۸۰ ولتی در نظر گرفته شد که اینورتر مورد بحث و روش کنترل هارمونیک در آن استفاده شده است. در این بخش شبیه‌سازی این سیستم در محیط



شکل ۸: شکل موج فاز خروجی در حالت کاپاسیتیو و ضرایب هارمونیک آن



شکل ۹: شکل موج فاز خروجی در حالت اندوکتیو و ضرایب هارمونیک آن

- ICIEA 2009. 4th IEEE Conference on
- [12] Jeevananthan S. "Evolutionary Computing Based Area Integration PWM Technique for Multilevel Inverters. Journal of Electrical Systems" Vol. 3, 2007, Page(s): 61-72.
- [13] Tianhao Tang, Jingang Han, Xinyuan Tan. "Selective Harmonic Elimination for a Cascade Multilevel Inverter" 2006 IEEE International Symposium on Industrial Electronics, Vol. 2, July 2006 Page(s): 977-981
- [14] Chiasson J.N, Tolbert L.M, McKenzie K.J, Zhong Du. "Elimination of harmonics in a multilevel converter using the theory of symmetric polynomials and resultants" IEEE Transactions on Control Systems Technology, Volume 13, Issue 2, Mar 2005 Page(s): 216 - 223.
- [15] Zhong Du, Tolbert L.M, Chiasson J.N, Ozpineci B. "Reduced Switching-Frequency Active Harmonic Elimination for Multilevel Converters" IEEE Transactions on Industrial Electronics, Volume 55, Issue 4, April 2008 Page(s): 1761-1770.
- [16] Ozpineci B, Tolbert L.M, Chiasson J.N. "Harmonic optimization of multilevel converters using genetic algorithms" IEEE Power Electronics Letters, Volume 3, Issue 3, Sept. 2005 Page(s): 92-95.
- [16] R. Salehi, N. Farokhnia, M. Abedi, Harmonic Elimination and Optimization of Stepped Voltage of Multilevel Inverter by Bacterial Foraging Algorithm, Journal of Electrical Engineering & Technology, Vol. 5, No. 4, pp.545-55, 2010
- [17] Kavousi, A.; Vahidi, B.; Salehi, R.; Bakhshi Zadeh, M.K.; Farokhnia, N.; Fathi, S.H., "Application of Bee algorithm in multilevel inverter using selective harmonic elimination" IEEE Transactions on Power Electronics
- [18] Geem, Zong W. "Harmony search algorithms for structural design optimization 1". 1st ed. Berlin : Springer, 2009.
- [19] Majidi, B., Baghaee, H., Gharehpetian, G., B. Milimonfared, J. Mirsalim, M. "Harmonic Optimization in Multi-Level Inverters using Harmony Search Algorithm 2". 2nd IEEE International Conference on Power and Energy) PECon, (08 December, 2008, 1-3 Johor Baharu, Malaysia
- [20] زنگانه علی اصغر، زنگانه محسن، «تعیین بهینه زوایای کلید زنی در اینورتر های منبع ولتاژ چند سطحی باهدف کاهش اعوجاج هارمونیک کل با Delivery, Volume 22, Issue 4, Oct. 2007 Page(s): 2409 - 2418
- [3] H. R. Toodeji, N. Farokhnia, S. M. Ale Emran, H. Askarian Abyaneh., S.H. Fathi; "Voltage Sag and Unbalance Mitigation in Distribution Systems Using Multi-level UPQC", Accepted in International Conference On Modelling And Simulation, MS'07, December 3-5, 2007 Kolkata, India
- [4] Rodriguez, J.; Jih-Sheng Lai; Fang Zheng Peng "Multilevel inverters: a survey of topologies, controls, and applications" IEEE Transactions on Industrial Electronics, Volume 49, Issue 4, Aug 2002 Page(s): 724 - 738
- [5] Al-Othman A.K. and Abdelhamid T. H. "Elimination of harmonics in multilevel inverters with non-equal dc sources using PSO" Elsevier Science, Energy Conversion and Management, (2008), doi: 10.1016/j.enconman.2008.09.047
- [6] Fang Zheng Peng; Jih-Sheng Lai; McKeever, J.W.; VanCoevering, J. "A multilevel voltage-source inverter with separate DC sources for static VAR generation" IEEE Transactions on Industry Applications, Volume 32, Issue 5, Sep/Oct 1996 Page(s): 1130 - 1138
- [7] A. Nabae, I. Takahashi, H. Agaki, "A New Neutral-Point-Clamped PWM, Inverter," IEEE Transactions on Industry Applications. Vol.IA-17, No.5, Sep./Oct., 1981, pp.518-523.
- [8] F. Z. Peng, J-S Lai, "Multilevel Converters - A New Breed of Power Converters" IEEE Transactions on Industry Applications, Vol.32, No.3, May/June, 1996, pp.509-517.
- [9] Sirisukprasert S. "Optimized harmonic stepped-waveform for multilevel Inverter" M.Sc. thesis, Department of Electrical and Computer Engineering, Virginia Polytechnic Institute and State University (Virginia Tech), September 1999, Available online at <http://www.worldcatlibraries.org>.
- [10] Lopez, O. ; Alvarez, J. ; Doval-Gandoy, J. ; Freijedo, F.D. "Multilevel Multiphase Space Vector PWM Algorithm" Industrial Electronics, IEEE Transactions on 2008 Volume : 55 , Issue:5 On page(s): 1933 - 1942
- [11] A. Kashefi Kaviani, S.H. Fathi, N. Farokhnia, A. Jahanbani Ardakani "PSO, an Effective Tool for Harmonics Elimination and Optimization in Multi-level Inverters Industrial Electronics and Applications, 2009.

های منبع ولتاژ چند سطحی باهدف کاهش اعوجاج هارمونیک کل با

سیستم‌های نانوروباتیک پرداختیم و روش‌های جدیدی را برای طراحی نانوروبات‌های زیستی ارائه نمودیم که این روش‌ها بر اساس عملکرد المان‌های زیستی در شرایط و محیط‌های عملیاتی مختلف صورت می‌پذیرد.

۸- مراجع

- [1] Farazkish, R., Sayedsalehi, S., and Navi, K. "Novel design for quantum dots cellular automata to obtain fault-tolerant majority gate", *Journal of Nanotechnology*, doi: 10.1155/943406 (2012).
- [2] Farazkish R., "A New Quantum-Dot Cellular Automata Fault-Tolerant Five-Input Majority Gate", *Journal of Nanoparticle Research* 16:2259 (2014).
- [3] Farazkish R., and Khodaparast F., "Design and characterization of a new fault-tolerant full-adder for quantum-dot cellular automata", *Microprocessors and Microsystems J.*, doi:10.1016/j.micpro.2015.04.004 (2015).
- [4] Farazkish R., "A new quantum-dot cellular automata fault-tolerant full-adder", *J. Comput. Electr.* 14, 506-514 (2015).
- [5] Farazkish R., "Fault-tolerant adder design in quantum-dot cellular automata", *Int. J. Nano Dimens.*, 8(1): 40-48 (2017).
- [6] Farazkish R. "Novel efficient fault-tolerant full-adder for quantum-dot cellular Automata", *Int. J. Nano Dimens.*, 9(1): 58-67 (2018).
- [7] Farazkish R. "Robust and reliable design of bio-nanorobotic systems", *Microsystem Technologies*, doi. org/10.1007/s00542-018-4049-1 (2018).
- [8] Harel E., "Fabrication of latex nanostructures by nanomanipulation and thermal processing", *Nanoletters*, 5 (12), 2624-2629 (2005).
- [9] Hosseini S., Mehrtash M., and Khamesee M.B., "Design, Fabrication and control of a magnetic Capsule-robot for the human esophagus", *Microsystem Technologies*, 17 (5), 1145-1152 (2011).
- [10] Pandya A., and Auner G., "Robotics technology: a journey into the Future", *Urol Clin North Am.*, 31 (4), 793-800 (2004).
- [11] Novakovic B., Majetic D., Kasac J. and Brezak D.; "Some Problems and Solutions in Nanorobot Control", *Annals & Proceedings of DAAAM* (2011).
- [12] Requicha A. G., "Nanorobots, NEMS and Nanoassembly", *Proc. IEEE*, 91 (11), 1922-1933 (2003).
- [13] Hamdi M., and Ferreira A., "Design, Modeling and Characterization of Bio-Nanorobotic Systems", DOI: 10.1007/978-90-481-3180-8, Springer Netherlands (2011).
- [14] Dingju Z., "Extendibility Scalability and Fault-Tolerance Methods for Cloud Robots Especially for Cloud Nanorobot", *Journal of Computational and Theoretical Nanoscience*, 12, 6208-6219 (2015).
- [15] Mokaberi B., and Requicha A. G., "Towards Automatic Nanomanipulation: Drift Compensation in Scanning Probe Microscopes", *IEEE International Conference on Robotics and Automation* (2004).

- [۱۶] فرازکیش ر.، «طراحی و کنترل سیستم‌های نانوروباتیک»، *مجله دنیای نانو*، سال سیزدهم، شماره چهارم و پنجم، ۱۳۹۶.
- [۱۷] حسومی الف.، و فرازکیش ر.، «مشخصه‌سازی ادوات نانوالکترونیک تحمل‌پذیر اشکال چند ورودی - چند خروجی با استفاده از آتاماتای سلول‌های کوانتومی» (پذیرفته شده)، *مجله دنیای نانو*، سال چهاردهم، شماره پنجم و یکم، ۱۳۹۷.

استفاده از الگوریتم ازدحام ذرات»، دومین کنفرانس بین‌المللی مهندسی برق، ایران، تهران، شهریورماه ۹۶
 [۲۱] الیاسی محمد، علیزاده پهلوانی محمدرضا، «کمینه‌سازی مجموع اعوجاج‌های هارمونیک چند هدف با الگوریتم ژنتیک در اینورترهای چند سطحی آبشاری ترانسفورماتوری»، *سی و یکمین کنفرانس بین‌المللی برق PSC* ۲۰۱۶، ایران، تهران، ۱۳۹۵.

- [22] M. S. A. Dahidah, G. Konstantinou and V. G. Agelidis, "A Review of Multilevel Selective Harmonic Elimination PWM: Formulations, Solving Algorithms, Implementation and Applications," in *IEEE Transactions on Power Electronics*, vol. 30, no. 8, pp. 4091-4106, Aug. 2015.
- [23] Hojatrad, Falaghi, Farshad, "Heuristic Algorithm for Distribution Networks Reconfiguration for Loss Reduction Based on Graph Theory," *Journal of Iranian Association of Electrical and Electronics Engineers - Vol.11- No.1- Spring & Summer 2014*.
- [24] Etesami, M.H.; Farokhnia, N.; Hamid Fathi, S., "Colonial Competitive Algorithm Development Toward Harmonic Minimization in Multilevel Inverters," in *Industrial Informatics, IEEE Transactions on*, vol.11, no.2, pp.459-466, April 2015.
- [25] Niknam Kumle, A.; Fathi, S.H.; Jabbarvaziri, F.; Jamshidi, M.; Heidari Yazdi, S.S., "Application of memetic algorithm for selective harmonic elimination in multi-level inverters," in *Power Electronics, IET*, vol.8, no.9, pp.1733-1739, 9 2015
- [26] T. Sudhakar Babu, K. Priya, D. Maheswaran, K. Sathish Kumar, N. Rajasekar, Selective voltage harmonic elimination in PWM inverter using bacterial foraging algorithm, *Swarm and Evolutionary Computation*, Volume 20, February 2015, Pages 74-81, ISSN 2210-6502.
- [27] Roberge, V.; Tarbouchi, M.; Labonte, G., "Parallel Algorithm on Graphics Processing Unit for Harmonic Minimization in Multilevel Inverters," in *Industrial Informatics, IEEE Transactions on*, vol.11, no.3, pp.700-707, June 2015.
- [28] Pabon Fernandez, L.D.; Diaz Rodriguez, J.L.; Jaimes Carvajal, M.A., "Three-phase multilevel inverter with selective harmonic elimination," in *Engineering Applications - International Congress on Engineering (WEA), 2015 Workshop on*, vol., no., pp.1-6, 28-30 Oct. 2015.
- [29] S. Assly Steffy, B. Mangaiyarkarasi, S. Sherin Jasper, K. Priyanka, K. Soorya, "Analysis & Reduction of THD in Multilevel Inverter Using PSO Algorithm", *International Journal of Advanced Research in Computer and Communication Engineering* Vol. 3, Issue 2, February 2014.
- [30] Kavousi, A.; Vahidi, B.; Salehi, R.; Bakhshizadeh, M.; Farokhnia, N.; Fathi, S.S., "Application of the Bee Algorithm for Selective Harmonic Elimination Strategy in Multilevel Inverters," *Power Electronics, IEEE Transactions on*, vol.27, no.4, pp.1689,1696, April 2012
- [31] Ajami, Ali, Mohammad Reza Jannati Oskuee, and Ata Ollah Mokhberdorani. "Implementation of Novel Technique for Selective Harmonic Elimination in Multilevel Inverters Based on ICA." *Advances in Power Electronics 2013* (2013).
- [32] Huibo Lou; Chengxiang Mao; Dan Wang; Jiming Lu; Libing Wang, "Fundamental modulation strategy with selective harmonic elimination for multilevel inverters," *Power Electronics, IET*, vol.7, no.8, pp.2173,2181, August 2014.
- [33] S. Tasouji Hassanpour, A. Arjhangmehr, E. Mostafapour, "THD Minimization in Cascade Multi-level Inverters with a Few DC Sources and Optimum Voltage Levels", *International Journal of Control Science and Engineering* 2013.
- [34] Saraswathy, S.; Kavitha, R.; Thottungal, R., "Harmonic optimization of thirteen level uniform step asymmetric Inverter using hybrid BBO/DS algorithm," in *Innovations in Information, Embedded and Communication Systems (ICIECS), 2015 International Conference on*, vol., no., pp.1-6, 19-20 March 2015.
- [35] K. Ganesan, K. Barathi, P. Chandrasekar, D. Balaji, Selective Harmonic Elimination of Cascaded Multilevel Inverter Using BAT Algorithm, *Procedia Technology*, Volume 21, 2015.
- [36] Khamooshi, R.; Moghani, J.S., "Comprehensive harmonic optimization in cascaded h-bridge multilevel inverters using variable DC sources," in *Power Electronics, Drive Systems and Technologies Conference (PEDSTC), 2014 5th*, vol., no., pp.249-254, 5-6 Feb. 2014
- [37] Mahmoud Enayati and Sirous Mohammadi, "Reducing Total Harmonic Content of 9 Level Inverter by Use of Cuckoo Algorithm", *International Journal of Electronics Communication and Computer Engineering*, vol.2014, 6.
- [38] <http://cloudserver.blogfa.com/post6/>
