

مقاله علمی-ترویجی

شبیه سازی ناپایداری ولتاژ آستانه (دریفت) در ترانزیستورهای اثر میدانی حساس به یون (ISFET) با گیت Al_2O_3 و تصحیح به روش کاشت یون

علی الیاسی / گروه برق دانشکده فنی مهندسی/ واحد ساوه/ دانشگاه آزاد اسلامی/ ساوه - ایران / alielyasi@iau-saveh.ac.ir
شهریار جاماسب / گروه مهندسی پزشکی / دانشگاه صنعتی همدان/ همدان- ایران / jamasb@hut.ac.ir
نویسنده مسوول*

چکیده

ناپایداری ولتاژ آستانه یا دریفت در یک ترانزیستور اثر میدانی حساس به یون (ISFET) به صورت یک تغییر زمانی یکسویه به نسبت کند در ولتاژ آستانه و در نتیجه در جریان درین پدیدار می شود که در غیاب نوسانات غلظت یون داده در محلول رخ می دهد. در این مقاله ساختار قطعه ISFET و ناپایداری ولتاژ آستانه بر اساس داده های تجربی و با استفاده از یک مدل فیزیکی برای دریفت با نرم افزار سیلوکو شبیه سازی شده است. علاوه بر این کاشت یونی به عنوان روشی برای خنثی کردن ناپایداری در ISFET معرفی شده است. این روش مبتنی بر تنظیم ولتاژ آستانه از طریق میزان کردن چگالی بار در لایه واسط نیمه هادی-عایق با استفاده از کاشت یونی است، چنان که بار الکتریکی خالص القا شده در نیمرسانا تا حد ممکن خنثی شود. روش پیشنهادی بصورت تحلیلی توجیه شده و بر اساس مشخصه یابی و مدل سازی فیزیکی دریفت در یک ISFET حساس به pH با عایق گیتی از جنس اکسید آلومینیوم (Al_2O_3) تأیید شده است. خنثی سازی دریفت در ISFET با استفاده از کاشت یونی همچنین به کمک شبیه سازی TCAD نشان داده شده است.

کلمات کلیدی: دریفت، کاشت یونی، ناپایداری، ISFET.

Simulation Threshold Voltage instability (Drift) in Ion selective Field Effect Transistor (ISFET) with Al_2O_3 Gate and Correct using Ion Implantation

Ali Elyasi/Department of Electronic/ College of Engineering/ Saveh Branch/ Islamic Azad University/ Saveh, Iran/ alielyasi@iau-saveh.ac.ir

Shahriar Jamasb*/ Department of Biomedical Engineering/ Hamedan University of Technology/ Hamedan/ 65169, Iran/ jamasb@hut.ac.ir

*corresponding author

Abstract

In an ion-selective field effect transistors (ISFETs) Threshold-voltage instability or drift is manifested as a relatively slow, monotonic, temporal increase in the threshold voltage, and hence, in the drain current in absence of variations in the concentration of the given ion. In this work the ISFET device structure is modeled using Silvaco TCAD allowing simulation of the threshold voltage instability using the Silvaco's

ATLAS software based on a physical model for ISFET drift accounting for experimental drift data. In addition, ion implantation is introduced as a method for counteracting drift. This method is based on adjusting the threshold voltage by tuning the charge density at the insulator-semiconductor interface using ion implantation such that the net charge induced in the semiconductor at the operating point of the device is neutralized. The proposed method is analytically validated based on characterization and modeling of drift in an Al₂O₃-gate pH-sensitive ISFET. Counteraction of ISFET drift by ion implantation is also demonstrated using TCAD simulations.


Keywords: Drift, Ion Implantation, ISFET, Instability

۱- مقدمه

همچنین روش‌های کاهش دررفت امکان دستیابی به نرخ‌های دررفت پایین مورد نیاز برای بازبینی پیوسته pH خون در داخل بدن را فراهم نمی‌کند [۹]-[۴].

۲- عملکرد ISFET در مد فیدبک

عملکرد ISFET به این صورت است که جریان درین برای ISFET مطابق شکل (۲) ثابت نگه داشته می‌شود که به وسیله ولتاژ اعمالی به گیت از طریق دو اتصال از نوع الکترود مرجع غوطه‌ور در محلول بافر انجام می‌شود.



شکل ۲: مدار استفاده شده برای بیان دررفت ISFET


با استفاده از فیدبک منفی، جریان درین ISFET، I_D و ولتاژ V_{DS} بدون بایاس بدنه V_{SB} در یک مقدار، ثابت نگه داشته می‌شود. یک تغییر کوچک در جریان درین dI_{DS} (ناشی از تغییر در محلول و یا دررفت) باعث تغییر در $dV_G = dV_{out} = g_m dI_D$ در خروجی آپامپ A_3 شده که در برگشت منجر به تغییر برابر در ورودی آپامپ A_3 می‌شود. در حالی که سورس ISFET در زمین واقعی می‌باشد جریان درین توسط منابع dc ولتاژ V_{DS} تعیین می‌شود و V_{BIAS} ثابت نگه داشته می‌شود. خروجی آپامپ A_3 که از ولتاژ فیدبک اعمالی به الکترود مرجع متصل شده است به طور مستقیم خوانده شده و توسط معادله نرنست به محلول مرتبط می‌شود.

در این حالت یک نقطه بایاس ثابت به صورت اتوماتیک برای مشخصه I_D-V_G ثابت نگه داشته می‌شود و فیدبک منفی به الکترود مرجع اعمال می‌شود. در این وضعیت معادله جریان درین در ناحیه خطی به صورت زیر می‌باشد:

$$I_D = \mu C_1 \frac{W_{eff}}{L_{eff}} \left[\left(V_{GS} - (E_{ref} - \psi_0 + \chi^{sol} + \frac{\Phi_{semi}}{q} - \frac{Q_I}{C_I} - \frac{Q_D}{C_I} + 2\phi_f) \right) V_{DS} - \frac{1}{2} V_{DS}^2 \right] \quad (1)$$

که V_{GS} و V_{DS} ولتاژهای اعمالی به الکترود مرجع و الکترود درین هستند و الکترود سورس به زمین متصل شده است. W_{eff} و L_{eff} طول و عرض موثر قطعه، μ تحرک حامل‌ها، C_1 خازن عایق، E_{ref} مشخصه پتانسیل الکترود مرجع، ψ_0 پتانسیل سطح وابسته به غلظت، χ^{sol}

پیت برگولد ترانزیستور اثر میدانی حساس به یون (ISFET) را در سال ۱۹۷۰ برای سنجش‌های فیزیولوژی عصبی معرفی نمود [۱]. در ترانزیستور اثر میدان حساس به یون (ISFET) عایق گیت (FET) حساس به یون هیدروژن یا (pH-ISFET) و یا غشای حساس به یون که بر روی عایق گیت قرار می‌گیرد (شکل ۱) مانند غشاء حساس به یون پتاسیم به وجود یون حساسیت نشان می‌دهد و امکان اندازه‌گیری تغییرات کمی غلظت یون مورد نظر را بر حسب تغییرات رسانایی کانال FET می‌دهد. در مقایسه با ترانزیستور MOSFET، در ترانزیستور ISFET گیت فلزی وجود ندارد. در ISFET‌های حساس به حضور یون هیدروژن در محلول الکترولیت، جذب هیدروژن روی سطح عایق گیت (برای مثال نیتريد سیلیسیوم یا اکسید آلومینیوم) که با الکترود در تماس است سبب مدوله شدن ولتاژ آستانه FET با تغییرات غلظت یون هیدروژن می‌شود.



شکل ۱: ساختار ترانزیستور ISFET در مد فیدبک

دقت بالای مورد نیاز برای بازبینی پیوسته pH خون، به طور مشخص محدودیت اکیدی را برای نرخ قابل تحمل دررفت در pH-ISFET ایجاد می‌کند. به عنوان مثال در بازبینی پیوسته pH خون در طی جراحی، بیشترین خطای قابل تحمل معادل ۰/۰۲ واحد pH در طول ۱۰ ساعت بدون نیاز به کالیبراسیون است [۲]. چنین دقتی میانگین نرخ قابل تحمل دررفت در ISFET را به ۰/۰۲ pH/hour محدود می‌سازد. با فرض آنکه ISFET پاسخ ایده‌آل نرنستی به نمایش بگذارد، حساسیت قطعه در دمای اتاق برابر با ۵۹ mVolts/pH خواهد بود، از این رو بیشترین خطا برابر با ۰/۰۲ pH/hour نیازمند بیشترین نرخ دررفت قابل تحمل به میزان (۵۹mV/pH) × (۰/۰۲ pH/hour) می‌باشد که معادل ۰/۱۲ mV/hour است. مقدار نوعی نرخ دررفت اولیه در یک pH-ISFET پس از قرار گرفتن سطح حسگر در معرض یک محلول آبی به مدت چندین ساعت در حدود ۱ mV/hour می‌باشد، در حالی که نرخ دررفت در دراز مدت از ۰/۱ mV/hour تجاوز نمی‌کند [۳]. از این‌رو در حال حاضر فن‌آوری ساخت قطعات ISFET و

سه خازن سری شده ناحیه اکسید ϵ_0/x_0 ، خازن ناحیه آب پوشی شده $\epsilon_{HL}/x_{HL}(t)$ و خازن اکسید آلومینیوم باقیمانده $\epsilon_{HL}/(x_n - x_{HL}(t))$ که ϵ_0 ، ϵ_n و x_{HL} به ترتیب دی الکتریک لایه اکسید، لایه اکسید آلومینیوم و ضخامت لایه آب پوشی شده می باشند. پس به بیان ساده داریم:

$$\Delta V_G(t) = -(Q_D + Q_I + Q_{inv}) \left(\frac{\epsilon_n - \epsilon_{HL}}{\epsilon_{HL} \epsilon_n} \right) x_{HL} \quad (9)$$

همان طور که بیان شد دریافت به طور مستقیم متناسب است با ضخامت لایه آب پوشی شده، بنابراین زمان دریافت به رشد این لایه وابستگی دارد.

ضخامت لایه آب پوشی شده با استفاده از قانون فیک و توسط نسبت شار به صورت زیر بیان می شود [۱۰]:

$$x_{HL}(t) = x_{HL}(\infty) \left\{ 1 - \exp \left[- \left(\frac{t}{\tau} \right)^\beta \right] \right\} \quad (10)$$

با جایگذاری معادله (۱۰) در رابطه (۹) و ولتاژ دریافت گیت به بیان کلی، بدین صورت بدست می آید:

$$\Delta V_G(t) = -(Q_D + Q_I + Q_{inv}) \left(\frac{\epsilon_n - \epsilon_{HL}}{\epsilon_{HL} \epsilon_n} \right) x_{HL}(\infty) \left\{ 1 - \exp \left[- \left(\frac{t}{\tau} \right)^\beta \right] \right\} \quad (11)$$

۴- مشخصات فیزیکی قطعه

برای مطالعه رفتار دریافت از ترانزیستور ISFET کانال n که توسط جاماسب و همکاران [۱۰] ساخته شده، استفاده می شود. از فرآیند استاندارد CMOS گیت فلزی برای ساخت استفاده شده است. از ویفر سیلیکونی نوع n در جهت $\langle 100 \rangle$ با مقاومت $4-6 \Omega\text{-cm}$ به عنوان ماده زیر لایه در چاه p استفاده شده است، ناخالصی بور با غلظت 10^{16} cm^{-3} در زیر لایه می باشد. نواحی سورس و درین با نفوذ فسفر به غلظت 10^{19} cm^{-3} و در عمق اتصال $1.15 \mu\text{m}$ ساخته شدند. طول کانال و عرض گیت ISFET مقدار $15 \mu\text{m}$ و $450 \mu\text{m}$ می باشد.

گسترش سورس و درین در طول کانال ترانزیستور، $50 \mu\text{m}$ هستند. دو لایه عایق شامل یک لایه 50 nm 2SiO_2 رشد یافته در حرارت که در بالای آن یک لایه 65 nm Al_2O_3 قرار دارد که با رسوب بخار شیمیایی استاندارد رسوب می کند.

مشخصات دریافت ISFET با گیت Al_2O_3 و کانال n ، مطابق با فرآیند معرفی شده در بالا اندازه گیری شد. مقادیر دریافت در دمای اتاق در حالت فیدبک و با استفاده از مدار شکل (۲) بدست آمد، مطابق شکل (۲) برای داشتن یک جریان درین ثابت، یک ولتاژ فیدبک به کنترلیت اعمال می شود. جریان درین ثابت $100 \mu\text{A}$ با استفاده از یک ولتاژ درین به سورس و با بایاس بدنه صفر تنظیم می شود.

۵- شبیه سازی قطعه و دریافت

رفتار دریافت ISFET با استفاده از TCAD برای ارزیابی روش پیشنهادی جبران دریافت در این مقاله شبیه سازی شد. به طور خاص، با استفاده از اطلس silvaco، ابتدا یک MOSFET با کانال N بدون گیت فلزی شبیه سازی شد که سطح مقطع و ابعاد یکسانی با ISFET ساخته شده داشت. ساختار کنترلیت - عایق با استفاده از روش ارایه شده توسط چونگ و همکاران [۱۱] شبیه سازی شد. از آنجایی که نرم افزار اطلس، شبیه سازی مستقیم کنترلیت را پشتیبانی نمی کند، محلول یونی در تماس با عایق به عنوان یک نیمه هادی ذاتی که دارای ثابت دی الکتریک نسبی برابر با آب است، تعریف شد ($\epsilon_r=80$). برای یک کنترلیت ۱:۱ مانند کلرید پتاسیم (KCl) توزیع بار در

پتانسیل دوقطبی سطح محلول، Φ_{semi} تابع کار نیمه هادی، Q_D بار ذخیره شده در لایه تخلیه نیمه هادی، Q_I بار موثر در واحد سطح که در نیمه هادی و توسط انواع مختلف بار که ممکن است در عایق باشند تحریک می شود، Φ_f پتانسیل فرمی که توسط غلظت ناخالصی بدنه تعیین می شود و q بار الکترون است.

از معادله (۱) مشهود است که جریان درین در صورتی ثابت نگه داشته می شود که:

$$d\psi_0(pH) = -dV_{GS} = dV_{out} \quad (2)$$

فرض می شود که بقیه پارامترها ثابت هستند.

اگر چه هنگامی که از فیدبک منفی استفاده می شود به جریان درین ثابت اجازه داده می شود تا به صورت اتوماتیک تغییر دیفرانسیلی در ولتاژ خروجی dV_{out} داشته باشد که توسط $g_m dI_D$ انجام می شود و dI_D معادل تغییر تفاضلی در جریان درین و ناشی از تغییر در محلول یا دریافت است. نهایتاً در pH-ISFET پتانسیل سطح وابسته به غلظت ψ_0 در مد نرنست رفتار زیر را دارد:

$$\frac{d\psi_0}{dpH} = -\ln(10) \frac{kT}{q} \quad (3)$$

که K ثابت بولتزمن، T دمای مطلق می باشد و بنابراین خروجی این مدار اندازه گیری می تواند به طور مستقیم خوانده شود و تغییرات در pH را ارزیابی کند.

۳- دریافت

در یک ISFET که در مد فیدبک عمل می کند جریان درین با اعمال یک ولتاژ فیدبک جبران کننده (از طریق الکتروود مرجع) به محلول کنترلیتی ثابت نگاه داشته می شود. بنابراین تغییر زمانی در ظرفیت خازنی عایق ناشی از قرار گرفتن در معرض محلول کنترلیتی منجر به دریافت در ولتاژ فیدبک جبران کننده می شود [۱۰]. تغییر ولتاژ گیت را می توان به صورت زیر نوشت:

$$\Delta V_G(t) = V_G(t) - V_G(0) \quad (4)$$

و با توجه به ثابت بودن افت ولتاژ در داخل نیمه هادی در حالت فیدبک که در آن V_{FB} ولتاژ نوار تخت و از رابطه زیر بدست می آید:

$$\Delta V_G(t) = [V_{FB}(t) - V_{FB}(0)] + [V_{ins}(t) - V_{ins}(0)] \quad (5)$$

$$V_{FB} = E_{ref} - \psi_0 + \chi^{sol} + \frac{\Phi_{semi}}{q} - \frac{Q_I}{C_I} \quad (6)$$


$$V_{ins} \text{ و افت ولتاژ در سرتاسر عایق که برابر است با:} \\ V_{ins} = \frac{-(Q_D - Q_{inv})}{C_I} \quad (7)$$

در رابطه بالا Q_D برابر با بار ذخیره شده در لایه تخلیه نیمه هادی و Q_{inv} برابر با بار ذخیره شده در ناحیه ی وارونگی می باشد و حال اگر PH و درجه حرارت و قدرت یونی ثابت باشد، با قرار دادن رابطه (۶) و (۷) در رابطه (۵)، پارامترهای E_{ref} ، ψ_0 ، Φ_{semi} و χ^{sol} حذف شده و رابطه (۵) را دوباره بازنویسی می کنیم:

$$\Delta V_G(t) = -(Q_D + Q_I + Q_{inv}) \left[\frac{1}{C_I(t)} - \frac{1}{C_I(0)} \right] \quad (8)$$

برای یک ISFET که از دو لایه دی الکتریک که لایه پایینی از SiO_2 با ضخامت x_0 و لایه بالایی از جنس Al_2O_3 با ضخامت x_n تشکیل شده است، که $\text{Cl}(0)$ شامل خازن های سری شده در ناحیه اکسید ϵ_0/x_0 و خازن اکسید آلومینیوم اولیه ϵ_n/x_n می باشد و $\text{Cl}(t)$ نیز شامل

دادن فلز پلاتین به عنوان الکتروتود مرجع، شبیه سازی لایه آب دیده و لحاظ نمودن تمامی موارد تاثیر گذار بر این قطعه کامل می شود جهت مشاهده در یفت ولتاژ آستانه مشخصه جریان درین - ولتاژ گیت قطعه را بدست می آوریم. در مشخصه نمودار (۱) مشاهده می شود که با گذشت زمان و تغییر لایه آب دیده و لایه حساس به یون، ولتاژ آستانه تغییر کرده و در یفت اتفاق می افتد.



نمودار ۱: تغییر ولتاژ آستانه (در یفت) با گذشت زمان

۶- کاهش در یفت از طریق تنظیم میزان بار الکتریکی

مدل فیزیکی برای در یفت ISFET نشان می دهد که با محدود کردن بار نیمه هادی خالص با نزدیک شدن به صفر می توان در یفت را کاهش داد. به طور ایده آل، به منظور از بین بردن در یفت ولتاژ، چگالی بار نیمه هادی خالص، Q_s باید برابر با صفر تنظیم شود. این کار را می توان به سادگی با تنظیم چگالی بار واسط با استفاده از کاشت یونی انجام داد. اگر مقادیر Q_{inv} و Q_i داده شوند چگالی بهینه بار تخلیه با تنظیم کاشت، Q_D را می توان بر اساس رابطه زیر برای صفر کردن بار در نیمه رسانا محاسبه کرد.

$$Q_D + Q_i + Q_{inv} = 0 \quad (12)$$


مقدار بهینه کاشت می تواند با استفاده از مقدار حاصله برای چگالی بار لایه تخلیه تخمین زده شود. به منظور تعیین تاثیر کاشت در چگالی بار فضایی، توزیع ناخالصی کاشته شده پس از مرحله پخت ممکن است با توزیع بسته تقریب زده شود که در آن چگالی ناخالصی مقدار ثابت N_{di} از سطح تا عمق x_p دارای مقدار ثابت فرض می شود. مقدار کاشت N در cm^{-2} نشان دهنده آن است که توسط رابطه $N = N_{di} \times x_p$ بدست می آید. ایجاد تعادل بار منفی مربوط به ناحیه بار فضایی و لایه وارونگی در یک ISFET کانال n نیاز به کاشت ناخالصی نوع دهنده دارد تا بار خالص نیمه هادی صفر بدست آید. اگر ناحیه کاشته شده به طور کامل در ناحیه بار فضایی در نزدیکی سطح باشد، فرض یک توزیع تقریبی برای یون های کاشته شده اجازه می دهد که تقریب تخلیه طبق معادله زیر برای چگالی بار تخلیه در غیاب بایاس بدنه برگردد [۱۲].

$$Q_D = qN_{di}x_i - qN_a x_{dmax} = qN' - \sqrt{2qN_a \epsilon_s (|\phi_{ns}| + |\phi_p|)} + q^2 x_i N_a N' \quad (13)$$

که q بار الکترون، x_{dmax} بیشترین عرض لایه تخلیه، N_a نشان دهنده غلظت ناخالصی چاه p در یک ISFET کانال an تعیین پتانسیل سطح فرمی متناظر با چگالی نوع دهنده توسط معادله زیر است:

$$\phi_{ns} = \left(\frac{kT}{q}\right) \ln\left(\frac{n_i}{N_{di} - N_a}\right) \quad (14)$$

لایه دوگانه الکتریکی معادله پواسون-بولتزمن را می توان با استفاده از معادله پواسون بیان کرد که توزیع بار را توصیف می کند [۱۱]. در نیمه هادی ذاتی دو معادله تحت شرایطی هستند که اجازه توزیع Fermi-Dirac برای الکترون ها و حفره ها را می دهد تا با استفاده از توزیع ماکسول-بولتزمن تخمین زده شوند. شکاف انرژی نواری را $1.5 eV$ برای نیمه هادی ذاتی قرار داده و به منظور مشخص کردن غلظت یونی چگالی حالات مجاز برای نیمه هادی ذاتی، چگالی حفره ها و الکترون ها را برابر با غلظت مولار یون های مثبت و منفی در محلول در نظر می گیریم. در ادامه روشی که توسط چونگ و همکاران [۱۱] معرفی شد، الکترون خواهی (χ_e) نیمه هادی ذاتی طوری تعیین شد تا یک تناسب خوب بین مقادیر شبیه سازی شده و اندازه گیری شده بدست آید. مقطعی از ترانزیستور شبیه سازی شده در شکل (۳) نشان داده شده است که پروفایل ناخالصی در قالب کدگذاری شده را نشان می دهد. همان طور که نشان داده شده، پلاتین به عنوان الکتروتود مرجع مورد استفاده قرار گرفت.



شکل ۳: ترانزیستور شبیه سازی شده با سیلواکو


جهت شبیه سازی پدیده در یفت با استفاده از رابطه (۱۰) ضخامت لایه آب پوشی شده را برای ساعات مختلف بدست آوردیم که جدول (۱) این مقادیر را نشان می دهد.

جدول ۱: مقادیر لایه ها در ساعات مختلف

زمان (ساعت)	ضخامت لایه Al_2O_3 (انگسترم)	ضخامت لایه Modiflayer (انگسترم)
۱	۱۰۹۱,۴	۴,۵۵
۲	۱۰۸۶,۹۸	۵,۸۱
۳	۱۰۸۳,۵۲	۶,۶۴
۴	۱۰۸۰,۷۹	۷,۲۷
۵	۱۰۷۸,۱۶	۷,۷۵
۶	۱۰۷۵,۸۵	۸,۱۶
۷	۱۰۷۳,۹	۸,۴۷
۸	۱۰۷۱,۹	۸,۸۰
۹	۱۰۷۰	۹,۰۷
۱۰	۱۰۶۹	۹,۳۱

با مقادیر بدست آمده، لایه اکسید آلومینیوم و لایه آب پوشی شده را در قطعه شبیه سازی شده با نرم افزار سیلواکو قرار داده و برای هر مقدار مشخصه جریان درین - ولتاژ گیت را بدست می آوریم. پس از شبیه سازی کامل قطعه ISFET که با مدل نمودن محلول، قرار

بهبتر برای N' عمل کند. بنابراین نتایج شبیه‌سازی قطعه نه تنها با رفتار دریافت پیش‌بینی شده توسط مدل فیزیکی کمی برای دریافت همخوانی دارد، بلکه روش پیشنهادی را برای تاثیر تصحیح دریافت بر مبنای تنظیم چگالی بار الکتریکی با استفاده از کاشت یونی تایید می‌کند.



نمودار ۲: اثر کاشت یون در تنظیم ولتاژ آستانه

مراجع

- [1] P. Bergveld, "Development of an ion-sensitive solid-state device for neurophysiological measurements," IEEE Trans. Biomed. Eng., vol. BME-17, no. 1, pp. 70–71, Jan. 1970.
- [2] Bergveld, P., Sibbald, A., "Comprehensive Analytical Chemistry", vol. xxiii, Elsevier science Publishers B.V., Amsterdam, 1988.
- [3] J. Bausells, J. Carrabina, A. Errachid, and A. Merlos, "Ion-sensitive field-effect transistors fabricated in a commercial CMOS technology" Sensors and Actuators B: Chemical, vol. 57, no. 1-3, pp. 56-62, 1999.
- [4] S. Jamasb, "An analytical technique for counteracting drift in ionselective field effect transistors (ISFET's)," IEEE Sensors J., vol. 4, no. 6, pp. 795–801, Dec. 2004.
- [5] M. P. Das and M. Bhuyan, "Drift and temperature compensation scheme for an intelligent ion-sensitive field effect transistor sensor system," in Proc. 5th Int. Conf. Comput. Devices Commun. (CODEC), pp. 1–4, 2012.
- [6] B. Premanode, N. Silawan, and C. Toumazou, "Drift reduction in ion-sensitive FETs using correlated double sampling," Electron. Lett., vol. 43, no. 16, pp. 857–859, Aug. 2007.
- [7] S. Shah and J. B. Chrsite, "Pulse width modulation circuit for ISFET drift reset," in Proc. IEEE Sensors Conf., Baltimore, MD, USA, pp. 1–4, 2013.
- [8] M. Kalofonou and C. Toumazou, "A low power sub- μ W chemical Gilbert cell for ISFET differential reaction monitoring," IEEE Trans. Biomed. Circuits Syst., vol. 8, no. 4, pp. 565–574, Aug. 2014.
- [9] K. Mukai et al., "Growth of a sputtered Ta₂O₅/ZnO film and its application to an ion-sensitive field-effect transistor," in Proc. IEEE, Int. Meeting Future Electron Devices, Suita, Japan, pp. 46–47, 2013.
- [10] S. Jamasb, S. D. Collins, and R. L. Smith, "A physical model for threshold voltage instability in Si₃N₄-gate H⁺-sensitive FET's (pH ISFET's)," IEEE Trans. Electron Devices, vol. 45, no. 6, pp. 1239–1245, Jun. 1998.
- [11] I.-Y. Chung et al., "Simulation study on discrete charge effects of SiNW biosensors according to bound target position using a 3D TCAD simulator," Nanotechnology, vol. 23, no. 6, Feb. 2012, Art. no. 065202.
- [12] R. S. Muller and T. I. Kamins, Device Electronics for Integrated Circuits, 2nd ed. New York, NY, USA: Wiley, 1986, ch. 9.
- [13] R. S. Muller and T. I. Kamins, Device Electronics for Integrated Circuits, 2nd ed. New York, NY, USA: Wiley, 1986, ch. 2.

و ϕ_p پتانسیل فرمی بدنه است که به صورت زیر بیان می‌شود:

$$\phi_p = \left(\frac{kT}{q}\right) \ln\left(\frac{N_a}{n_i}\right) \quad (15)$$

که T ، n_i ثابت بولتزمن، دمای مطلق و غلظت حامل‌های ذاتی هستند. اعمال یک انرژی کاشت کم اطمینان می‌دهد که عمق توزیع یون‌های کاشته شده از بیشینه عرض ناحیه تخلیه کم‌تر است $x_i < x_{dmax}$. مقدار معادل با دو برابر بازه پیش‌بینی شده، R_p با انرژی کاشت داده شده ممکن است به‌عنوان مقدار معقولی برای x_i به کار گرفته شود. با مقدار مناسب انتخاب شده برای x_i دوز بهینه کاشت N' را می‌توان با جایگزین کردن معادله (۱۲) در (۱۳) و مقدار Q_D را بدست آورد.

۷- نتایج

پارامترهای شناخته شده گذردهی نسبی Al_2O_3 مقدار $(\epsilon AO)_f = 8.5$ و $Q_D = 1.0 \times 10^{-4} Ccm^{-2}$ و چگالی بار وارون متناظر با جریان درین $Q_{inv} = -5.6 \times 10^{-8} Ccm^{-2}$ ، $1.0 \mu m$ است.

پارامتر استخراج شده از داده‌های دریافت اندازه‌گیری شده مشخص می‌کند، چگالی بار مثبت ثابت بین واسط اکسید-سیلیکون $Q_f = 7.47 \times 10^{-4} Ccm^{-2}$ ، ضریب دی‌الکتریک نسبی لایه تغییر یافته $(\epsilon SL) = 1.7$ ، پارامتر پراکندگی $\beta = 0.458$ و ضخامت نهایی لایه سطحی اصلاح شده $x_{SL}(\infty) = 13.39 \times 10^{-4} cm$ است. مقدار بهینه کاشت N' می‌تواند به‌گونه‌ای تعیین شود که بار خالص نیمه‌هادی ناپدید شود. با استفاده از فسفر به عنوان ناخالصی نوع دهنده برای کاشت یونی با انرژی کاشت $16.25 KeV$ و عمق نفوذ یون‌های کاشته شده $R_p = 20 nm$ می‌باشد [۱۳]. با انتخاب $x_i = 2R_p = 40 nm$ می‌توان با آزمون و خطا از معادلات (۱۲) و (۱۳) تعیین کرد. به‌طور خاص، در دمای اتاق ($T = 300 K$) با $n_i = 1.45 \times 10^{11} cm^{-3}$ پتانسیل فرمی بدنه $\phi_p = 0.35 V$ برای $Na = 10^{16} cm^{-3}$ یا $\epsilon_s = 11.7 \times 8.85 \times 10^{-14} F/cm$ اساس معادلات (۱۲) و (۱۳) مقدار $N' = 6.58 \times 10^{11} cm^{-2}$ بدست می‌آید. روش پیشنهادی برای تصحیح دریافت ISFET با شبیه‌سازی قطعه به وسیله نرم‌افزار ATLAS نیز تایید شد. تغییر در دریافت ولتاژ آستانه در پاسخ به مقادیر مختلف کاشت یونی تعیین شد تا تاثیر سازگاری آستانه-تنظیم کاشت یونی در تصحیح دریافت ISFET را تایید کند. نمودار (۲) سه مشخصه $I_D - V_G$ شبیه‌سازی شده مربوط به ISFET پس از قرار گرفتن اولیه در الکترولیت، بعد از قرار گرفتن در طول یک بازه ۱۰ ساعته و بعد از قرار گرفتن در طول یک بازه ۱۰ ساعته با کاشت یونی جهت تنظیم ولتاژ آستانه را نشان می‌دهد که مشخصه دوم جریان-ولتاژ به سمت راست حرکت کرده و باعث تغییر ولتاژ آستانه و ناپایداری می‌شود، اما با کاشت یونی و مقدار دوز $3.25 \times 10^{11} cm^{-2}$ و با گذشت ۱۰ ساعت از قرار گرفتن در الکترولیت مشخصه جریان-ولتاژ سوم ISFET به حالت اولیه بازگشته و ناپایداری ولتاژ آستانه (دریافت) از بین می‌رود. تغییر زمانی شبیه‌سازی شده در نمودار (۲) با اندازه دریافت اندازه‌گیری شده همخوانی دارد که نشان‌دهنده دریافت ولتاژ آستانه حدود $50 mV$ در فاصله ۱۰ ساعت است و همچنین جهت صحیح دریافت را نشان می‌دهد.

علاوه بر این، نمودار (۲) یک پیوند یونی سازگار با استفاده از مقدار بهینه $3.25 \times 10^{11} cm^{-2}$ که براساس شبیه‌سازی ATLAS تعیین شده و همچنین حذف دریافت را نشان می‌دهد. از آنجا که دوز بهینه تحلیلی N' براساس تقریب توزیع برای یون‌های کاشته شده به دست می‌آید، مقدار شبیه‌سازی شده $3.25 \times 10^{11} cm^{-2}$ با استفاده از توزیع‌های دقیق‌تر، مانند توزیع گوسین می‌تواند به‌عنوان یک برآورد